share_log

英特尔的制造困境:从10nm谈起

英特爾的製造困境:從10nm談起

半导体行业观察 ·  2020/08/06 14:19

來源:內容編譯自「eetimes」

如果一家企業是全球最大的半導體廠家,那麼為了維護其自身在業界的地位、時刻領先於競爭對手,這家企業就要設定具有前瞻性的公司目標。英特爾把10納米工藝技術設定為公司的前瞻目標,但是,由於10納米節點技術的大幅度延遲,迫使英特爾不得不更改公司的技術藍圖(Road Map)。

英特爾甚至一度陷入了不得不討論採用其他戰略的困境,如今,英特爾雖然還在為10納米工藝而進行研發,由於TSMC、三星電子在致力於7納米、6納米、5納米以及更高級別工藝,那麼,英特爾現時間點到底處於什麼位置呢?

陷入困境的英特爾

要研發一項新的工藝技術,企業需要對性能、電力、面積(PPA:Performance, Power, and Area)設定一定的目標。在英特爾的處理器、微架構(Microarchitecture)的「Tick-Tock模式(即嘀嗒模式,工藝年-構架年)」下,PPA所有內容都得以進步和發展。

英特爾的目標是把10納米(也被稱為「Intel 1274」)晶體管的密度提高至14納米的2.7倍,性能提高25%。

從近期公佈的10納米的特徵來看,與TSMC第一代的7納米工藝(N7)極其相似,英特爾曾計劃在2016年(比TSMC的N7量產時間早兩年左右)開始10納米工藝。如果按照計劃進行下去的話,英特爾在HPC(High Performance Computing)方面會遠遠超過競爭對手。

640?wx_fmt=jpeg&tp=webp&wxfrom=5&wx_lazy=1&wx_co=1

英特爾與TSMC的工藝比較。(圖片出自:eetimes)

英特爾把「提高晶體管的密度」稱為「Hyper Scaling(超級微縮)」,後來,由於良率低於預想、成本高於14納米,導致英特爾不得不重新審視目標。另一方面,就10納米工藝而言,為了維持「摩爾定律」、維持晶圓的較小尺寸(Die Size)、削減成本,相對其他工藝而言,10納米工藝需要更多的微縮技術。

640?wx_fmt=png&tp=webp&wxfrom=5&wx_lazy=1&wx_co=1

每個晶體管的成本。(圖片出自:eetimes)

在英特爾的10納米工藝中,使用了FinFET晶體管、13層的金屬堆(Metal Stack)。作為一項促進「Hyper Scaling(超級微縮)」實現的主流技術,首先,需要COAG(Contact Over Active Gate)。

由於最初的2層採用了Co(鈷,Cobalt)Inter Connect(鈷互連)技術,因此與W(鎢,Tungsten)相比,單位面積的電阻削減了50%,此外,為了縮小以上這些互連(Inter Connect),電子遷移從5/1削減到了10/1。

此外,在前道工藝(FEOL ,Front End of Line)中要製成Fin,有SAQP(Self-Aligned Quadruple Patterning,自對準四重圖案)、SADP(Self-Aligned Double Patterning,自對準雙重圖案)方法,後道工藝(BEOL, Back End of Line)也可用為製成特殊金屬層的SAQP方法。此外,還有Single Dummy Gate等技術,最為流行的方法還是以上列舉的。

由於現有的所有尖端工藝技術都依賴於多圖案(Multi-patterning),因此要實現英特爾10納米工藝的特定功能,就需要使用4x,5x,6x圖案(Patterning)。

然而,為了獲得某一項功能,需要對晶圓進行六次曝光,這才是最複雜的。就多圖案(Multi-patterning)而言,生產週期長,而且缺陷較多,因此,產品良率低、成本高、收益低。可以説,為了獲得「Hyper Scaling(超級微縮)」,在不使用EUV(極紫外光刻)的情況下,過多地使用多圖案(Multi-patterning)是一種非常冒險的選擇。

此外,英特爾是唯一一家為7納米、10納米的BEOL而採用SAQP的半導體廠家,因此有觀點認為「是SAQP導致了產品的缺陷密度高」。

就在10納米(以及更高代際)工藝中採用Co、Ru(Ruthenium,釕)而言,可以列舉出很多理由,然而在英特爾當初致力於研發10納米的時候,Co還是較新的材料,因此也有觀點表示「產品缺陷密度高的原因在於Co」。後一種觀點明顯不是「嫁禍於人」,因為要採用Co,需要使用新的檢查工具(採用了電子束)。

與現行的光學檢查工具相比,單束(Single Beam)檢查工具速度慢(Multi電子光束工具還處於研發階段,速度也很慢)。但是,就光學檢查工具而言,新的(或者研發中的)工藝的清晰度不夠。因此,目前電子光束工具僅可用於工藝質量確認、校正(Calibration)等用途。

英特爾冒着風險、先於業界其他廠家採用新技術並不稀奇。但是,就10納米的研發而言,已經遠遠超過了「改革」的框架,風險極高。

美國的市場調查公司Insight 64的調查員Nathan Brookwood表示:「據業內相關人員透露,回顧一下歷史,再看看整個英特爾,無疑不讓人覺得英特爾的確充斥着過激的攻擊行為」。

延遲的10納米的啟動

英特爾最早公佈10納米工藝是在2015年7月。當時,英特爾指出此項工藝存在Multi-patterning缺陷密度高、良率低的問題。而且,10納米(品名:Cannon Lake)的量產時間是在2017年的下半年,相對原計劃晚了一年左右。

2018年年初,英特爾表示:「Cannon Lake已經開始小規模量產,2018年下半年計劃開始量產」。但是,2018年4月,英特爾又公佈説:「由於良率較低,10納米工藝CPU的量產推遲到2019年」。後來,2019年量產了第二代10納米工藝(注意,不要與10納米+工藝混淆),與首代10納米工藝技術相比,很多方面都有明顯的優勢。

英特爾本身應該在2015年(首次正式公佈10納米的時間)甚至之前就已經瞭解10納米工藝的優缺點。在充分了解了風險的基礎上,英特爾認識到必須要在未來數年內大批量生產與成本、性能、市場投入時間相匹配的CPU。

於是,在2016年年初,英特爾新發布了新的基本理念,目的是為了導入新工藝技術、微架構(Microarchitecture)。也就是説,延續了十年的「Tick-Tock模式(即嘀嗒模式,工藝年-構架年)」壽終正寢,新的「PAO(Process-Architecture-Optimization,製程-架構-優化)」開始上場。即,通過長期優化微架構(Microarchitecture),反覆改善工藝技術、產品設計。

Brookwood指出,可以説,「Tick-Tock模式」是降低風險的戰略之一,運用現有的微架構(Microarchitecture)、對新的工藝進行試錯(Debug),然後在驗證後的工藝中導入新的微架構,由此可以達到年度一次的性能改善。

某位英特爾的前員工曾明確表示,從市場的觀點來看,「Tick-Tock」本身就是為了獲得較高評價而誕生的一種模式,管理層進行審視這種模式的時候,也定期、有規律地推動了此種模式的實現。因此,毫無疑問,大家都朝着目標努力,而且,大家都忘記了這個模式到底有多難。

Brookwood表示,十年來「Tick-Tock」充分發揮了其作用。但是,在14納米中稍微「跌了個跟頭」,導致量產時間延遲一年,而且在10納米工藝中徹底「崩塌」!

另一方面,TSMC卻保持兩年更新一次的步調,雖然TSMC的性能提高速度不太快,但性能預測的準確度卻極高。誰也沒有想到的是:在英特爾還在14納米「徘徊」的時候,AMD幾乎已經將所有系列的產品委託給TSMC的7納米工藝生產。

「14納米+」是英特爾14納米工藝的優化版。與採用了14納米工藝的「Skylake」相比,採用了「14納米+」工藝的「Kaby Lake」的功耗僅提高了15%,基本沒有大的改善。

此外,進一步優化的版本--「14納米++」的柵極距(Gate Pitch)為84納米(與14納米工藝下的70納米相比,有所改善),且驅動電流提高了24%,因此功耗降低了約50%。

英特爾的「14納米++」主要應用於名為「Coffee Lake」、「Comet Lake」的處理器(主要用於高端的臺式遊戲機PC、高端PC等產品)。由於英特爾未來還會繼續致力於處理器的研發,因此不僅是10nm+&10nm++、應該還會出現7nm&7nm+&7nm++。

640?wx_fmt=png&tp=webp&wxfrom=5&wx_lazy=1&wx_co=1

晶體管的性能、耗能。(圖片出自:eetimes)

另一方面,英特爾的CEO似乎也在考慮「將主要技術的研發基準時間從兩年延長到兩年半」。但是,這到底能為英特爾帶來什麼結果呢?不經過時間考驗、無從得知。

英特爾的企業信息管理部的負責人曾表示説,我們的目標是每年更新一代技術,以支持公司的產品藍圖(Road Map)。因此,通過同時進行工藝節點(Process Node)微縮化和提高節間(Internode),來達到提高PPA的效果。

英特爾必須做出改變的地方不僅僅是生產工藝的研發方法。

在很早之前,由於產品設計、生產技術處於調整中,因此當英特爾在進行某種產品設計的時候,必須要使用專用的工藝。但是,如今已經將產品與工藝技術的研發分開,因此可以將最可行的技術應用於未來計劃發佈的CPU和GPU的研發中。

這種模式與Fabless Chip Maker(芯片設計商)&Foundry之間的關係比較類似。GLOBALFOUNDRIES的前CTO(Chief Technology Officer,首席技術官)--Gary Patton(也曾擔任IBM Microelectronics事業部的負責人)於2019年入職英特爾,且英特爾籌備了將設計應用於特定的工藝節點(Process Node)中所需要的要素。

據説Patton擔任Process Design Kit(PDK)、IP(Intellectual Property)、工具(Tool)等方向的研發管理工作。

英特爾最厲害的地方不是10納米工藝

英特爾未來還會繼續致力於提高工藝技術水平。作為10納米工藝的兩個優化版本,計劃在2020年推出10納米+,2021年推出10納米++。

英特爾的前高級研究員(Senior Fellow)、工藝架構(Process Architecture)&統籌(Integration)部門的總監--Mark Bohr先生在2017年表示,英特爾的10納米+晶體管的性能優於10納米,但是頻率低於14納米++,因此,對於桌面遊戲機PC的CPU而言,這不是一款有魅力的產品。

考慮到10納米存在着缺陷密度高的問題,同樣,頻率問題也是10納米+最應該優先解決的問題之一。

英特爾計劃在2020年下半年量產晶體管性能大幅度提高的10納米++。屆時,對於具有較高「時鐘頻率(Clock Rate)」優勢的應用(Application)而言,10納米++將會是不錯的選擇。另一方面,英特爾自身也承認10納米工藝產品的利潤不及22納米、14納米。

2020年年初,英特爾的CFO(最高財務總監)-- George Davis表示,「10納米應該不是英特爾最厲害的技術節點。與14納米、22納米相比,10納米的良率較低,但我們正致力於解決這一問題。此外,我們計劃在2021年年末開啟7納米時代,且7納米的性能將會遠超10納米」。

夢幻般的「Cannon Lake」

英特爾的Cannon Lake處理器原計劃在2016年下半年投入市場,後來延遲到2017年下半年,2018年又限量出貨。我們所瞭解的唯一的Cannon Lake—「Core i5-8121U(沒有內置GPU)」並沒有投放到大眾市場,且在2020年年初「靜悄悄」地結束了生產。

有觀點認為:「在2017年下半年到2018年上半年期間,英特爾的10納米一直波折不斷,因此英特爾不得不對10納米工藝進行大幅度地改造和重新設計。其證據是出貨產品僅有一款SKU(Stock Keeping Unit)」。

英特爾的10納米量產品—「Ice Lake」在2019年年中發售,如今在售的有11款、半定製(Semi-custom)SKU。Ice Lake的工作頻率和TDP(Thermal Design Power)範圍較廣(9W~28W),這也證明瞭英特爾可以成功地生產在性能、功耗方面極具優勢的10納米芯片。

為獲得較高的性能、較高的良率,英特爾必須要使用10納米工藝技術的改良版。

640?wx_fmt=jpeg&tp=webp&wxfrom=5&wx_lazy=1&wx_co=1

採用了10納米的「Ice Lake」。(圖片出自:eetimes)

與搭載了Cannon Lake的系統不同,搭載了Ice Lake的PC幾乎被所有的廠家投放到了市場,因此,英特爾在2019年-2020年期間,改善了10納米芯片的供給情況。

另一方面,英特爾將採用了14納米的處理器技術--「Comet Lake」應用於主流的筆記本電腦、高性能的筆記本電腦、臺式遊戲機電腦。

將14納米++處理器應用於遊戲機設備,這並不令人感到意外(希望讀者注意的是為適應較高的時鐘頻率,英特爾優化了此項技術),從將Comet Lake應用於主流的筆記本電腦上和搭載了Ice Lake的筆記本電腦供應不足這兩點,可以看出在2019年下半年、2020年上半年,英特爾的10納米處理器的供應量可能不太充分。

10納米+  ——「Tiger Lake」的發佈

繼Ice Lake之後,英特爾又在「CES2020(美國拉斯維加斯)」上公佈了「Tiger Lake」處理器,同時,英特爾還表示,會在下一個長假(Holiday Season)之前,向市場投放50多種搭載了「Tiger Lake」的電腦。

英特爾的10納米產品正在一步步緩慢增多,除了CPU,還有以10納米為基礎的FPGA 「Agilex」、5G方向的SoC「Atom P5900系列」等。Atom P5900已經獲得三家通信設備廠家的設計方案(Design-win)。

但是,並非一切都是那麼樂觀。英特爾已經將採用了10納米+的「Xeon(研發代碼:Ice Lake)」處理器的出貨時間從2020年上半年推遲至同年的下半年。

這應該也會對英特爾的服務器方向的業務造成影響。雖然我們無從推測延遲的理由,但是不難想象如果缺陷密度較高的話,相對小型芯片,對大型芯片的影響較大。

主流的筆記本電腦雖然可以「容許」10納米+的缺陷密度、良率問題,但還達不到高端服務器的要求水準。

要理解英特爾10納米芯片的生產量,需要理解英特爾能夠處理多少數量的10納米晶圓、有多少處工廠可以處理10納米晶圓。最近,英特爾不太公佈其產能相關的信息。但是,也並不是隻字不提。英特爾曾公佈説,美國的亞利桑那州、俄勒岡州和以色列工廠可以生產10納米芯片。

英特爾在10納米和Hyper Scaling(超級微縮)上下了一個大的賭注,10納米產品量產的推遲、Ice Lake中的10納米技術的調整,而且為了滿足2018年-2019年期間處理器的需求,英特爾又花費了數十億美元對14納米進行擴產。

如今,很難説英特爾的10納米戰略獲得了成果。此外,英特爾認為,在2020年之內,10納米產品的出貨數量很難超過14納米。在2020年年初,其自身也承認10納米的利潤不如之前的其他工藝。

話雖如此,英特爾畢竟是擁有大批客户的巨頭廠家,很難想象跳過10納米而直接進入下一代節點技術,未來應該還會出現很多采用了10nm、10nm+、10nm++的產品。當然,我們也十分期待英特爾的採用了EUV光刻的7納米技術。

編輯/Viola

譯文內容由第三人軟體翻譯。


以上內容僅用作資訊或教育之目的,不構成與富途相關的任何投資建議。富途竭力但無法保證上述全部內容的真實性、準確性和原創性。
    搶先評論