2024年9 月，佳能推出了首款商用版技术，该技术有朝一日可能会颠覆最先进的硅芯片制造工艺。这项技术被称为纳米压印光刻 (NIL) ，能够对小至 14 纳米的电路特征进行图案化，从而使逻辑芯片能够与目前量产的英特尔、AMD和Nvidia处理器相媲美。（原標題：EUV光刻，迎來挑戰者）
如果您希望可以時常見面，歡迎標星收藏哦~
來源：內容編譯自IEEE，謝謝。
2024年9 月，佳能推出了首款商用版技術，該技術有朝一日可能會顛覆最先進的硅芯片製造工藝。這項技術被稱爲納米壓印光刻 (NIL) ，能夠對小至 14 納米的電路特徵進行圖案化，從而使邏輯芯片能夠與目前量產的英特爾、AMD和Nvidia處理器相媲美。
NIL 系統的優勢可能會挑戰目前主導先進芯片製造的 1.5 億美元機器——極紫外 (EUV) 光刻掃描儀。如果佳能的預測正確，其機器最終將以極低的成本提供 EUV 質量的芯片。
該公司的方法與EUV系統完全不同，後者由荷蘭ASML 公司獨家制造。這家荷蘭公司採用的工藝非常複雜，首先使用千瓦級激光器將熔融的錫滴噴射成等離子體，發出波長爲 13.5 納米的光。然後，這種光通過專門的光學器件穿過真空室，從圖案掩模上反射到硅晶圓上，將圖案固定在晶圓上。
相比之下，佳能的系統（已交付給美國國防部支持的研發聯盟德克薩斯電子研究所）似乎簡單得可笑。簡單來說，它將電路圖案印在晶圓上。
納米壓印光刻：更小、更便宜
NIL 的起始工藝類似於光刻工藝。它使用聚焦電子束在「掩模」上刻劃圖案。在 EUV 中，該圖案被鏡子捕捉，然後反射到硅片上。但在 NIL 中，使用由石英制成的所謂主掩模或模具來創建多個同樣由石英制成的複製掩模。
然後將複製掩模直接壓在塗有液態樹脂（稱爲抗蝕劑）的晶圓表面上，就像壓印印章一樣。然後使用汞燈發出的紫外線（20 世紀 70 年代用於芯片製造的那種）來固化樹脂，並將掩模從晶圓上取下。這樣，主掩模上的相同圖案就被壓印在硅片上的抗蝕劑上。就像基於光刻的芯片製造一樣，該圖案指導製造晶體管和互連所需的一系列蝕刻、沉積和其他工藝。
印第安納州普渡大學極端環境材料研究中心主任、EUV 光源專家Ahmed Hassanein表示：「這看起來是一種簡單而巧妙的方法，可以推進無光源納米光刻技術，實現高精度圖案化。與 EUV 系統相比，該系統還具有耗電量更少、購買和運行成本更低的優勢。」
佳能聲稱，與 EUV 相比，這種直接接觸方法需要的步驟和工具更少，從而使流程更簡單，操作成本更低。例如，與採用 250 瓦光源的 EUV 系統相比，佳能估計 NIL 僅消耗十分之一的能量。
此外，NIL 佔用的晶圓廠潔淨室地板空間更小，而且非常寶貴。如今的 EUV 系統與雙層巴士一樣大，約 200 立方米。但一套由四個 NIL 系統組成的集群佔用的體積還不到這個數字的一半（6.6 x 4.6 x 2.8 米），不過還需要一個掩模複製工具，佔用另外 50 立方米的空間。
20 年內實現商業化 NIL
但這種簡單性是在漫長而昂貴的開發過程之後實現的。二十多年前，當佳能於 2004 年開始努力時，一些研究實驗室已經開始開發 NIL 技術。2014 年，爲了加快進度，佳能收購了位於德克薩斯州奧斯汀的 Molecular Imprints, Inc . (MII)，該公司是該技術的早期領導者。這家子公司更名爲佳能納米技術公司，目前是 NIL 開發的美國研發中心。
然而，即使 MII 加入了佳能的研發工具箱，該技術也花了 20 年時間才推向市場。佳能光學產品業務副首席執行官 Kazunori Iwamoto在位於東京以北 100 公里的宇都宮的 NIL 生產基地向IEEE Spectrum表示，在此期間，佳能必須跨越幾個高難度的工程障礙。
在大多數芯片製造中，光刻膠（即用於保持電路圖案的聚合物樹脂）會均勻地塗在晶圓表面。但這對於 NIL 來說行不通，因爲在壓印過程中，多餘的樹脂會從掩模下方滲出，干擾下一次壓印操作，從而導致缺陷。因此，佳能利用其噴墨打印技術，以最佳量塗抹抗蝕劑，以匹配電路圖案。此外，光刻膠的毛細力也經過優化，可在接觸時將材料吸入掩模的蝕刻圖案中。
佳能還必須防止在壓印過程中晶圓和掩模之間出現氣泡，因爲氣泡會影響工具將掩模與晶圓上已有的任何電路特徵對齊的能力。解決方案是設計一個可彎曲的掩模，中間部分較薄。在壓印過程中，首先對掩模中間施加壓力，這會將中心向外推，使其首先與光刻膠接觸。然後，兩個表面之間的接觸繼續向外徑向推進，迫使空氣從邊緣排出。這與你在給智能手機貼屏幕保護膜時避免產生模糊氣泡的做法沒什麼不同。
除了通過開發環境控制技術來解決顆粒物污染問題外，對準問題或許是最令人頭疼的問題。
當電路圖案層層疊加時，精確的疊加控制至關重要，以確保通孔（傳輸信號和電力的層間垂直連接）正確對齊。NIL 工藝允許一定的迴旋餘地，但在納米級工作意味着很容易發生對齊錯誤。例如，它們可能來自晶圓平整度和表面特徵的變化、晶圓和掩模放置不精確以及壓印過程中掩模形狀的變形。爲了最大限度地減少這種扭曲，佳能採用了一系列幾乎自動化的技術。這些技術包括嚴格控制操作溫度、施加壓電力來糾正掩模形狀變形，以及施加激光熱量來膨脹或收縮晶圓並使其和掩模更加對齊。
「我們將這項專有技術稱爲高階失真校正」，Iwamoto 說道。「應用這項技術，我們現在可以以 1 納米級的精度疊加電路圖案。」
NIL 的腳步與印章世界
解決了所有這些問題後，佳能的工程師們發明了一種相對簡單的光刻工藝。首先要製作一個主掩模。與其他光刻掩模一樣，主掩模也是通過電子束光刻蝕刻圖案而製成的。主掩模包含要印刷的電路設計的凸起圖案，尺寸爲 152.4 x 152.4 毫米，約爲光刻可以生產的最大芯片面積的 25 倍。
從這個主掩模可以製作出多個帶有凹陷圖案的複製掩模。每個複製掩模可以生產多達 80 個批次，每個批次包含 25 個晶圓。因此一個複製品可以爲 2,000 個晶圓製作一層電路。
爲了說明 NIL 較低的擁有成本，Iwamoto 將其與先進的氬氟化物浸沒式光刻系統（EUV 光刻的前身，目前仍在廣泛使用）進行了比較，該系統用於產生 20 納米寬的密集接觸孔陣列。Iwamoto 表示，對於相同的產量，以每小時 80 片晶圓 (wph) 的速度工作的 NIL 系統可以將擁有成本降低 43%。佳能的目標是 100wph 方案，通過進一步減少顆粒污染、提高光刻膠質量以及改進和優化 NIL 工作流程，每個複製掩模能夠生產 340 個批次。Iwamoto 估計，實現這一目標後，與浸沒式光刻相比，擁有成本將下降到 59%。
早期採用者？
儘管具有潛在的優勢，但要吸引已經在主流 EUV 上投入巨資的設備製造商在其運營中添加不同類型的光刻系統並非易事。
Hassanein 表示：「過去十年來，EUV 已成爲主流技術。它克服了許多挑戰，能夠實現高生產率，並有辦法生產更小的圖案。如果 NIL 想要參與競爭，就需要加快生產能力，延長模具壽命，改善顆粒和碎片管理，並提高產量。」
但首先，這項技術必須進入工廠。Iwamoto 表示，在收到來自日本和國外潛在客戶的幾份諮詢後，他們正在進行討論並演示 NIL。佳能表示，除了將第一個商業系統運往德克薩斯電子研究所外，Kioxia（原名東芝存儲器）多年來一直在測試 NIL 系統，目前正在評估生產原型內存芯片的流程。
Iwamoto 還指出，佳能正在制定積極的 NIL 應用路線圖。從 2028 年開始，該公司計劃生產高分辨率掩模，以生產線寬 20 納米、疊加精度 5 納米的3D NAND 閃存。對於 DRAM，目標是線寬 10 納米、疊加精度 2 納米，而邏輯器件計劃達到線寬 8 納米、疊加精度 1.6 納米。如果這些目標能夠在該時間範圍內實現，同時提高晶圓產量，NIL 可能會成爲 EUV 的一個有吸引力的替代方案，尤其是對於精度和成本效益至關重要的應用。
半導體精品公衆號推薦
專注半導體領域更多原創內容
關注全球半導體產業動向與趨勢
*免責聲明：本文由作者原創。文章內容系作者個人觀點，半導體行業觀察轉載僅爲了傳達一種不同的觀點，不代表半導體行業觀察對該觀點贊同或支持，如果有任何異議，歡迎聯繫半導體行業觀察。
今天是《半導體行業觀察》爲您分享的第3996期內容，歡迎關注。
『半導體第一垂直媒體』
實時 專業 原創 深度
公衆號ID：icbank
喜歡我們的內容就點「在看」分享給小夥伴哦
