不幸的是，对于英特尔来说，这句评论已经过时了，短短几年后，这家 x86 巨头就开始自己寻找粘合剂了。如果您希望可以時常見面，歡迎標星 收藏哦~
來源：內容編譯自theregister，謝謝。
2017 年，AMD 推出代號爲 Naples 的第一代 Epyc 處理器後不久，英特爾就打趣說，其競爭對手爲了保持相關性，已經淪落到只能將一堆臺式機芯片粘在一起的地步。
不幸的是，對於英特爾來說，這句評論已經過時了，短短几年後，這家 x86 巨頭就開始自己尋找粘合劑了。
英特爾的Xeon 6處理器於今年開始分階段推出，這是其第三代多芯片 Xeon 處理器，也是其首款採用與AMD自己的異構芯片架構類似的數據中心芯片。
雖然英特爾最終認識到了AMD小芯片戰略的明智之處，但其方法卻截然不同。
突破標線限制
快速回顧一下爲什麼這麼多 CPU 設計正在遠離單片架構，這主要歸結爲兩個因素：掩模版限制和產量。
一般而言，在工藝技術沒有重大改進的情況下，更多內核必然意味着更多硅片。然而，芯片實際尺寸存在實際限制 - 我們稱之爲光罩極限 - 大約爲 800 平方毫米。一旦達到極限，繼續擴展計算的唯一方法就是使用更多芯片。
我們現在看到許多產品（不僅僅是 CPU）都採用了這種技術，它們將兩個大型芯片塞進一個封裝中。Gaudi 3、Nvidia的Blackwell和英特爾的Emerald Rapids Xeons 只是其中幾個例子。
多芯片的問題在於，它們之間的橋樑往往是帶寬方面的瓶頸，並且有可能引入額外的延遲。這通常不像將工作負載分散到多個插槽那麼糟糕，但這也是一些芯片設計師傾向於使用較少數量的較大芯片來擴展計算的原因之一。
然而，製造更大的芯片確實成本高昂，因爲芯片越大，缺陷率就越高。這使得使用大量較小的芯片成爲一個有吸引力的提議，並解釋了爲什麼AMD的設計使用瞭如此多的芯片——最新的Epycs芯片多達 17 個。
了解了這些基礎知識後，讓我們深入探討一下英特爾和AMD最新Xeons和Epyc處理器的不同設計理念。
AMD的做法
我們將從AMD的第五代Epyc Turin處理器開始。具體來說，我們正在研究該芯片的 128 核 Zen 5 版本，它具有 16 個4nm核心複合芯片 (CCD)，這些芯片圍繞着基於台積電 6nm 工藝技術製造的單個 I/O 芯片 (IOD)。
AMD 最新的Epycs配備多達 16 個計算芯片
如果這聽起來很熟悉，那是因爲 AMD 在其第二代 Epyc 處理器上使用了相同的基本公式。作爲參考，第一代Epyc缺乏獨特的 I/O 芯片。
正如我們前面提到的，使用大量較小的計算芯片意味着 AMD 可以獲得更高的產量，但這也意味着他們可以在 Ryzen 和 Epyc 處理器之間共享硅片。
如果這些芯片看起來很熟悉，那是因爲 AMD 的 Epyc 和 Ryzen 處理器實際上共享相同的計算芯片。
此外，使用八核或十六核 CCD（每個 CCD 具有 32 MB 的 L3 緩存），AMD 在按緩存和內存比例擴展核心數量時可以獲得額外的靈活性。
例如，如果您想要一個具有 16 個內核的 Epyc（由於許可限制，這是 HPC 工作負載的常見 SKU），最明顯的實現方法是使用兩個八核 CCD，兩個 CCD 之間有 64 MB 的 L3 緩存。但是，您也可以使用 16 個 CCD，每個 CCD 只有一個內核處於活動狀態，但板載緩存爲 512 MB。這聽起來可能很瘋狂，但這兩種芯片確實存在。
AMD 的第五代Epycs遵循熟悉的模式，即16個計算芯片圍繞一箇中央 I/O 芯片。
另一方面，I/O 芯片負責除計算之外的幾乎所有功能，包括內存、安全性、PCIe、CXL 和其他 I/O（如 SATA），並且還充當芯片 CCD 與其他插槽之間通信的骨幹。
以下是對 AMD Epyc Turin I/O 芯片的詳細介紹。
將內存控制器放置在I/O芯片上確實有一些優點和缺點。從好的方面來說，這意味着內存帶寬在很大程度上獨立於核心數量而擴展。缺點是某些工作負載的內存和緩存訪問延遲可能會更高。我們強調「可能」，因爲這種事情高度依賴於工作負載。
英特爾Xeon的chiplet 之旅
談到英特爾，這家芯片製造商對多芯片硅片的處理方式與 AMD 有很大不同。雖然現代 Xeon 處理器採用具有不同計算和 I/O 芯片的異構架構，但情況並非總是如此。
英特爾首款多芯片 Xeon 處理器，代號爲Sapphire Rapids，採用一塊單片、中等核心數芯片或四塊極端核心數芯片，每塊芯片都有自己的內存控制器和板載 I/O。Emerald Rapids採用了類似的模式，但爲芯片核心數較高的 SKU 選擇了兩塊更大的芯片。
正如您在 Sapphire 和 Emerald Rapids 之間看到的，英特爾從四個中型芯片轉換爲一對近乎網狀的有限芯片。
所有這一切都隨着 Xeon 6 的推出而發生了改變，英特爾將I /O、UPI 鏈接和加速器移至基於英特爾 7 工藝節點製造的一對芯片上，這對芯片位於基於英特爾 3 製造的中心的一到三個計算芯片之間。
出於稍後會講到的原因，我們將主要關注英特爾更主流的 Granite Rapids Xeon 6 處理器，而不是其多核 Sierra Forest 部件。
看看英特爾的計算芯片，我們就能發現它與 AMD 的第一個重大區別。每個計算模塊至少有 43 個板載核心，可根據 SKU 開啓或關閉融合。這意味着英特爾實現 128 個核心所需的芯片數量比 AMD 少得多，但由於面積較大，因此成品率可能會更低。
根據 SKU，Granite Rapids 使用夾在一對 I/O 芯片之間的一到三個計算芯片。
除了增加內核之外，英特爾還選擇將這些芯片的內存控制器放在計算芯片上，每個芯片支持 4 個通道。理論上，這應該可以降低訪問延遲，但這也意味着，如果你想要所有 12 個內存通道，就需要填充所有 3 個芯片。
對於我們上個月看過的 6900P 系列部件，你不必擔心這一點，因爲每個 SKU 都配有三個計算芯片。然而，這意味着 72 核版本只利用了封裝中一小部分硅片。同樣，我們之前討論過的 16 核 HPC 中心 Epyc 也是如此。
另一方面，英特爾將於明年初推出的 6700P 系列部件將配備一個或兩個計算芯片，具體取決於所需的內存帶寬和核心數量，這意味着內存通道在高端將限制爲 8 個，在板載單個計算芯片的配置中可能只有 4 個。我們目前還不清楚 HCC 和 LCC 芯片上的內存配置，因此英特爾有可能增強了這些部件上的內存控制器。
與 AMD 的 Epyc 一樣，英特爾的 Xeon 現在採用帶有計算和 I/O 芯片的異構芯片架構。
英特爾的 I/O 芯片也相當薄，幷包含 PCIe、CXL 和 UPI 鏈路組合，用於與存儲、外圍設備和其他插槽進行通信。除此之外，我們還發現了許多用於直接流 (DSA)、內存分析 (IAA)、加密/解密 (QAT) 和負載平衡的加速器。
我們得知，在 I/O 芯片上放置加速器的部分原因是爲了讓它們更靠近進出芯片的數據。
我們接下來要去哪裏？
從表面上看，英特爾的下一代多核處理器代號爲 Clearwater Forest，預計將於明年上半年推出，其型號與 Granite Rapids 類似，具有兩個 I/O 模塊和三個計算模塊。
它可能看起來像縮小版的 Granite Rapids，但顯然那只是隱藏着更多芯片的結構硅。
然而，外表是會騙人的。據我們了解，這三個計算芯片實際上只是隱藏着許多較小計算芯片的結構硅片，而這些較小的計算芯片本身位於有源硅片中介層之上。
根據英特爾今年早些時候展示的效果圖，Clearwater Forest 每個封裝最多可使用 12 個計算芯片。使用硅中介層絕不是新鮮事，它提供了許多好處，包括芯片間帶寬更高、延遲比有機基板中通常看到的更低。這與英特爾核心數最高的 Sierra Forest 部件上的一對 144 覈計算芯片大不相同。
如果英特爾今年早些時候發佈的渲染圖有任何可參考之處，那麼 Clearwater Forest 隱藏的芯片數量要比 Granite Rapids 多得多
當然，討論 Clearwater 森林將使用的技術的效果圖並不意味着明年到達時我們將會得到完全相同的技術。
也許更大的問題是 AMD 下一步將把其小芯片架構帶向何方。看看 AMD 的 128 核 Turin 處理器，封裝上沒有太多空間容納更多硅片，但 House of Zen 仍有一些選擇。
首先，AMD 可以選擇更大的封裝，爲額外的芯片騰出空間。或者，該芯片製造商也可以將更多內核封裝到更小的芯片上。然而，我們懷疑 AMD 的第六代 Epycs 最終可能看起來更像其 Instinct MI300 系列加速器。
MI300A 將 24 個 Zen 4 核心、6 個 CDNA 3 GPU 芯片和 128GB HBM3 內存整合到一個封裝中，旨在滿足 HPC 工作負載的需求
您可能還記得，與 MI300X GPU 一起推出的還有一款 APU，它將芯片的兩個 CDNA3 模塊換成了三個 CCD，中間有 24 個 Zen 4 核心。這些計算模塊堆疊在四個 I/O 芯片上，並連接到一組八個 HBM3 模塊。
現在，這只是猜測，但不難想象 AMD 會做類似的事情，將所有內存和 GPU 芯片換成額外的 CCD。這樣的設計可能也會受益於更高的帶寬和更低的芯片間通信延遲。
這是否真的會實現，只有時間才能證明。我們預計AMD的第6 代Epycs 將於 2026 年底上市。
