如果您希望可以時常見面，歡迎標星 收藏哦~
來源：內容編譯自tomshardware，謝謝。
儘管 JEDEC 仍需最終確定HBM4 規範，但業界似乎需要儘快推出新的內存技術，因爲對 AI 高性能 GPU 的需求是無止境的。爲了使芯片設計人員能夠構建下一代 GPU，Rambus 推出了業界的 HBM4 內存控制器 IP，其功能超越了迄今爲止宣佈的 HBM4 的功能。
Rambus 的 HBM4 控制器不僅支持 JEDEC 指定的 HBM4 6.4 GT/s 數據傳輸速率，而且還具有支持高達 10 GT/s 速度的空間。這使得每個 HBM4 內存堆棧的內存帶寬達到 2.56 TB/s，具有 2048 位內存接口。
Rambus HBM4 控制器 IP 可以與第三方或客戶提供的 PHY 解決方案配對，以創建完整的 HBM4 內存系統。
Rambus 正在與 Cadence、三星和西門子等行業領導者合作，以確保這項技術能夠順利融入現有的內存生態系統，促進向下一代內存系統的過渡。
JEDEC HBM4 規範的初步版本表明，HBM4 內存將採用 4 高、8 高、12 高和 16 高堆棧配置，支持 24 Gb 和 32 Gb 的內存層。使用 32 Gb 層的 16 高堆棧將提供 64 GB 的容量，使具有四個內存模塊的系統的總內存容量達到 256 GB。此設置可通過 8,192 位接口實現 6.56 TB/s 的峯值帶寬，從而顯著提高苛刻工作負載的性能。
如果有人設法讓 HBM4 內存子系統以 10 GT/s 的速度運行，那麼四個 HBM4 堆棧將提供超過 10 TB/s 的帶寬。不過，Rambus 和內存製造商通常會提供對增強（超越 JEDEC）速度的支持，以提供空間並確保在標準數據傳輸速率下穩定且節能的運行
Rambus 高級副總裁兼硅 IP 總經理 Neeraj Paliwal 表示：「大型語言模型 (LLM) 的參數現已超過一萬億，並且還在不斷增長，克服內存帶寬和容量瓶頸對於滿足 AI 訓練和推理的實時性能要求至關重要。作爲 AI 2.0 的領先硅 IP 提供商，我們將業界首款 HBM4 控制器 IP 解決方案推向市場，幫助我們的客戶在其最先進的處理器和加速器中實現突破性的性能。」
由於 HBM4 的每個堆棧通道數是 HBM3 的兩倍，因此由於接口寬度爲 2048 位，因此需要更大的物理佔用空間。此外，HBM4 的中介層與 HBM3/HBM3E 的中介層不同，這又會影響它們的數據傳輸速率潛力。
參考鏈接