如果您希望可以時常見面，歡迎標星 收藏哦~
來源：內容由半導體行業觀察（ID：icbank）編譯自tomshardware，謝謝。
認爲 AMD 的 Instinct MI300X 和 Nvidia 的 B200 GPU 很大嗎？再想一想：台積電 在北美技術研討會上宣佈，該公司正在開發其晶圓上芯片（CoWoS）封裝技術的一個版本，該技術將使系統級封裝（SiP）的尺寸增大兩倍以上 。代工廠預計，這些將使用 120x120mm 的巨大封裝，並消耗千瓦的功率。
最新版本的 CoWoS 允許台積電製造比光掩模（或掩模版，858mm2）尺寸大約 3.3 倍的硅中介層。因此，邏輯、8 個 HBM3/HBM3E 內存堆棧、I/O 和其他小芯片最多可佔用 2831 mm2。最大基板尺寸爲80×80毫米。AMD的Instinct MI300X和Nvidia的B200都使用這種技術，儘管Nvidia的B200處理器比AMD的MI300X更大。
下一代 CoWoS_L 將於 2026 年投入生產，將能夠實現約 5.5 倍掩模版尺寸的中介層（這可能不如去年宣佈的6 倍掩模版尺寸那麼令人印象深刻）。這意味着 4719 mm2將可用於邏輯、最多 12 個 HBM 內存堆棧和其他小芯片。此類 SiP 還需要更大的基板，根據台積電的幻燈片，我們正在考慮 100x100 毫米。因此，此類處理器將無法使用 OAM 模塊。
台積電不會就此止步：到 2027 年，它將擁有 CoWoS 技術版本，該技術將使中介層的尺寸達到光罩尺寸的八倍或更多倍，這將爲小芯片提供 6,864 平方毫米的空間。台積電設想的其中一種設計依賴於四個堆疊式集成系統芯片 (SoIC)，與 12 個 HBM4 內存堆棧和額外的 I/O 芯片相配合。這樣一個龐然大物肯定會消耗巨大的功率——我們這裏討論的是數千瓦，並且需要非常複雜的冷卻技術。台積電還預計此類解決方案將使用 120x120mm 基板。
有趣的是，今年早些時候，Broadcom 展示了 一款定製 AI 處理器，具有兩個邏輯芯片和 12 個 HBM 內存堆棧。我們沒有這款產品的具體規格，但它看起來比 AMD 的 Instinct MI300X 和 Nvidia 的 B200 更大，儘管沒有台積電 2027 年計劃的那麼大。