台積電在歐洲開放創新平台論壇上宣佈，電子設計自動化（EDA）工具和第三方IP模塊已爲台積電性能增強型的N2P和N2X製程技術（2納米級）做好準備。這意味着各種芯片設計廠商現在可以基於台積電第二代2nm級生產節點開發芯片，從而利用GAA晶體管架構和低電阻電容器的優勢。目前，Cadence和Synopsys的所有主要工具以及Siemens EDA和Ansys的仿真和電遷移工具，都已爲台積電的N2P製造工藝做好準備。
文章來源：財聯社原標題：台積電稱N2P和N2X IP已準備就緒 客戶已可設計性能增強的2nm芯片
